ADSP21062_瑞达电器资料网,华玉生活

ADSP21062

2012/7/7 佚名点击：来源：不详

【用　途】 32位数字信号处理器

【性能参数】

　　ADSP21160是新一代SHARC数字信号处理器,它对ADSP2106xADSP2106X进行了扩充和提高,进一步提高了并行处理能力,且具有卓越的浮点运算能力.本文介绍的信号处理板是基于ADSP21160ADSP21160处理器设计,达到了系统性能要求.由于ADSP21160ADSP21160工作主频为100MHz,采用BGA封装,使得电路的设计难度加大,所以在硬件设计的过程中,需要运用高速电路设计方法进行设计.该电路板的设计利用了EDA软件,采用了合理的PCB层叠,并通过优化电路布局布线、采用端接技术抑制信号反射和减少串扰,进行信号完整性分析和仿真,确保了信号处理板稳定可靠地工作.

　　ADSP2106x SHARC是一个适用于语音、通信和图像处理的高速32位数字信号处理器。该芯片是基于ADSP21000系列DSP芯片发展起来的一个完整的单片系统，增加了一个双口片内SRAM，并集成了I/O设备。借助它的片内指令缓存，处理器可以在一个时钟周期内执行每一个指令。ADSP2106x SHARC体现了数字信号处理器的一个新的集成标准，它把一个高速运行的浮点DSP主处理器与集成的片内部件结合在一起，包括一个主机接口、DMA控制器、串口和连接口。由于它处理速度快、便于DSP多处理系统的连接和通信，目前已在更多的领域获得了开发和应用 1 。但如何对基于ADSP2106x的处理系统进行调试是人们在应用该芯片时必须解决的关键问题。本文提出了一种简单易行的测试方法，并在基于ADSP21062的雷达信号处理系统调试中获得了成功，验证了该方法的可行性。

　　ADSP21160的性能特点：

　　ADSP21160的工作主频为100MHz,指令周期为10ns,可进行32bit定点及32bit或40bit浮点运算,单片能提供高达600MFLOPS的运算能力;

　　具有单指令多数据流(SIMD)内部结构,有两个32bit的计算单元,每个单元包括算术逻辑单元(ALU)、移位器(Shifter)、乘累加器(MAC)、数据寄存器(Data Register),且保持与ADSP2106xADSP21160X代码高度兼容;

　　集成独立的I/O处理器,片内具有4Mbit双口SRAM,片外具有4G字的统一寻址空间;

　　PM、DM和I/O总线都达到了64bit,支持新的同步主机接口协议,链接口吞吐量增加到100MBps,可使处理器之间的数据吞吐量增加;

　　支持多至6片并行处理器互连,片内具有分布式总线仲裁逻辑,不需任何附加逻辑电路 外端口支持统一的地址空间,每一个处理器可直接读写任何一个并行处理器的内存;

　　DMA通道增加到14个,每个设备都具有单独的DMA通道,其中链接口占6个,串口占4个,外端口占4个,打包模式支持64bit的外部和内部总线.

　　ADSP21160是AD公司的第二代SHARC处理器,与第一代SHARC处理器ADSP21060ADSP21160相比,处理能力得到了大幅度的提升,单片ADSP21160ADSP21160具有5片ADSP21060ADSP21060的运算能力,两款处理器的测试性能对比如表1所示.