在这个日趋复杂的世界，对于嵌入式处理器的要求也愈来愈高。去年也许使用128k的程序及4个实时处理绪列便足以执行应用程序，但是今年的产品规格已将所需内存提升为两倍，中断处理提高为三倍。要处理的信息本质似乎非常稳定－其实远比您想象的还要多！去年的微控制器必须在两个通讯总线上处理25笔4位的讯息，而今年已经必须要在4个通讯总线上处理200笔4位的讯息。在面对这种不断升高的工作负荷时，自然倾向寻求更强大的处理器来执行
在这个日趋复杂的世界，对于嵌入式处理器的要求也愈来愈高。去年也许使用128k的程序及4个实时处理绪列便足以执行应用程序，但是今年的产品规格已将所需内存提升为两倍，中断处理提高为三倍。要处理的信息本质似乎非常稳定－其实远比您想象的还要多！去年的微控制器必须在两个通讯总线上处理25笔4位的讯息，而今年已经必须要在4个通讯总线上处理200笔4位的讯息。在面对这种不断升高的工作负荷时，自然倾向寻求更强大的处理器来执行工作。一般来说处理器效能的传统趋势是提升速度及数据总线，所以一个8位处理器可从8MHz提升到16MHz，一个16位的装置升级为一个32位的装置。但是，两种作法都必须付出应用上的成本。更快的装置可能消耗更多的电力，而且较不符合EMC的要求，更大的位宽度则会造成先前的软件投资优势尽失，并导致更多的冗余(例如使用32位的缓存器来处理4位的资料)。
飞思卡尔半导体(前身为Motorola半导体产品部门)了解这个持续的趋势，因此在其新研发的S12X架构中采用创新的方法，可兼顾效能的提升与向后兼容性，并专注在效能提升的问题。这个新设计可在需要之处提升处理器的效能，也就是能实时处理信息。
动态内存存取(DMA)
改善系统实时效能的一个熟知的方法是，额外提供一个逻辑模块，在事件发生时产生响应，并允许处理器在较方便的时间来处理信息。这个DMA控制器通常将传送到模块的信息复制到内存(RAM)，并允许已处理的信息自动从内存移到外部外围装置。所有这些工作皆独立于目前的CPU活动－详见图1。这种方式肯定有所助益，但其效益仅限于延迟必然发生的事件－CPU还是得在某一时间处理信息。S12X采用一个根本的方法，即提供「智能型DMA」控制器，不只移动资料，同时直接执行所有的处理工作。如图2所示，这个新的XGate可以从外围装罝撷取信息，连同其它资料(例如内存中的资料)一并处理，然后传送到另一个外围装置，其间完全不需CPU的介入。
网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）