１概述ＭＰＥＧ４是运动图像专家组（ＭｏｖｉｎｇＰｉｃｔｕｒｅＥｘｐｅｒｔＧｒｏｕｐ）标准系列中的一员，是国际标准化组织为多媒体通信制定的一种解决方案。ＭＰＥＧ４的主要特点是对图像中的内容进行编码。它比ＭＰＥＧ２编码具有更多的优点。为此，韩国ＩＮＴｉＭＥ公司推出可支持ＭＰＥＧ４标准编码方案的集成电路芯片ＩＭＥ６４００，从而引发人们开始研究利用该集成电路来提升监控系统的速度和性能。本文结合ＩＭＥ６４０

１ 概述

ＭＰＥＧ４是运动图像专家组（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）标准系列中的一员，是国际标准化组织为多媒体通信制定的一种解决方案。ＭＰＥＧ４的主要特点是对图像中的内容进行编码。它比ＭＰＥＧ２编码具有更多的优点。为此，韩国ＩＮＴｉＭＥ公司推出可支持ＭＰＥＧ４标准编码方案的集成电路芯片ＩＭＥ６４００，从而引发人们开始研究利用该集成电路来提升监控系统的速度和性能。本文结合ＩＭＥ６４００在嵌入式系统下的应用对该芯片进行了简要介绍。

２ ＩＭＥ６４００的性能特点

ＩＭＥ６４００是一片采用２４０脚ＰＱＦＰ封装的多通道数字音、视频编码系统级芯片，该芯片可以支持ＭＰＥＧ４／２／１视频压缩编码标准；同时支持Ｉ、Ｐ和Ｂ帧压缩。其图像大小可以编程设定，最大尺寸可达２０４８×２０４８；码率可以支持固定和可变码率压缩，并且支持动态检测。

ＩＭＥ６４００可支持４８／４４．１／ ３

２／ ２４／ ２２．０５／ １６ｋＨｚ音频采样。它的同步串行接口为可选的外部音频ＤＳＰ。而外部接口则用３２－Ｂｉｔ来同步ＤＲＡＭ总线接口和８／１６Ｂｉｔ的外部ＨＯＳＴ接口。另外ＩＭＥ６４００需要２７ＭＨｚ的外部时钟。

３ ＩＭＥ６４００主要引脚功能

３．１ ＳＤＲＡＭ引脚

ＩＭＥ６４００中的ＳＤＲＡＭ接口能支持３２ｂｉｔ同步ＤＲＡＭ总线接口。根据不同的需要可选用４Ｍｂｉｔｓ到６４Ｍｂｉｔｓ不同大小的ＳＤＲＡＭ。当需支持高分辨率、ＭＰＥＧ４编码时，其最小的ＳＤＲＡＭ大小应为３２Ｍｂｉｔｓ。ＳＤＲＡＭ接口的主要引脚功能如下：

ＤＤ[３１:０]:ＳＤＲＡＭ数据总线。

ＤＡ[１４:０]:ＳＤＲＡＭ地址总线，其中ＤＡ[１４:１３]和ＳＤＲＡＭ的ＢＡＮＫ[１:０]连接。

ＤＮＷＥ:ＳＤＲＡＭ的写使能信号端，低有效。

ＤＮＣＳ：ＳＤＲＡＭ的片选信号，低有效。

ＤＱＭ：ＳＤＲＡＭ数据的输入／输出ｍａｓｋ使能。

ＮＲＡＳ：ＳＤＲＡＭ行地址选通端，低有效。

ＮＣＡＳ：ＳＤＲＡＭ列地址选通端，低有效。

ＣＫＥ：时钟使能信号端，高有效。

ＣＫＯ：外部的ＳＤＲＡＭ时钟输出端。从ＳＤＲＡＭ读写数据时应从它的上升沿采样。

３．２ 视频信号引脚

ＩＭＥ６４００芯片可对ＣＣＩＲ－６０１接口的数字视频信号进行编码。对于从摄像头或者播放设备来的模拟视频信号，则需要先进行Ａ／Ｄ采样，以将其变成所需要的信号格式。视频信号接口引脚的功能描述如下：

ＶＤ[１５:０]：数字ＹＵＶ信号输入端。

ＶＳＹＮＣ：垂直同步信号，它的活动极性是可以编程设定的，默认为高有效。

ＨＳＹＮＣ：水平同步信号，高有效。

ＤＶＡＬＩＤ：视频信号有效指示端。当其为低时，表示视频数据无效；而当其为高时，表示输入视频数据有效。 ＰＣＬＫ：点时钟输入，输入的视频数据在时钟的上升沿被采样。这个时钟应当由外部的视频Ａ／Ｄ芯片提供。因为ＩＭＥ６４００只支持１６ｂｉｔｓ视频接口，所以应当提供１３．５ＭＨｚ的时钟频率。

ＦＩＥＬＤ：奇偶指示端。

３．３ 静态内存引脚

由于ＩＭＥ６４００是基于一个ＣＰＵ的内核，所以上电初始化必须从ＲＯＭ启动。ＩＭＥ６４００的启动有两种方式，一种是通过内部ＲＯＭ，一种是通过静态内存接口外接ＲＯＭ来引导。推荐使用外接ＲＯＭ来引导ＩＭＥ６４００的初始化。这个接口的引脚功能如下：

ＡＤＲ[１６:０]：静态内存地址总线。

ＤＡＴＡ[７:０]：静态内存数据总线。

ＮＲＳＴ：主芯片复位信号，低有效。

ＭＣＬＫ：主芯片时钟输入端，不同的频率对应不同的分辨率，当其接高分辨时，应接２７ＭＨｚ时钟，此时图像尺寸可以为６４０×４８０、７２０×４８０、７６８×５７６等，帧率为２５～３０帧／秒。

ＲＡＤＲ[１:０]：ＲＯＭ低地址信号。

ＲＮＯＥ：ＲＯＭ数据输出使能信号端，低有效。

ＥＸＴＢＯＯＴ：该端接低时芯片从内部ＲＯＭ引导启动；接高时芯片从外部ＲＯＭ引导启动。

ＳＮＯＥ：ＳＲＡＭ数据输出使能信号端，低有效。

ＳＮＷＥ：ＳＲＡＮ数据写使能信号端，低有效。

ＧＰＩＯ[７:０]：可编程引脚。

３．４ Ｉ２Ｃ接口引脚

ＩＭＥ６４００可以作为Ｉ２Ｃ的主设备来对视频Ａ／Ｄ芯片的内部寄存器进行配置以管理视频Ａ／Ｄ芯片。Ｉ２Ｃ接口引脚功能如下：

ＩＩＣＳＤＡ：Ｉ２Ｃ串行数据端。

ＩＩＣＳＣＬ：Ｉ２Ｃ串行时钟输出端。

３．５ 外部ＨＯＳＴ接口引脚

这个接口引脚功能如下：

ＭＯＤＥ[１:０]：外部ＨＯＳＴ接口模式选择端具体选择方式如表１所列。有四种模式可供选择，本文设计的系统选用同步ＢＵＲＳＴ模式１。

表1 外部HOST接口模式选择表

模　　 式 MODE[1：0] CPU

同步BURST模式 0 00 PLX9050/9080

同步BURST模式 1 01 MPC850/860

同步BURST模式 2 10 CYPRESS EZ-USB

异步SINGLE模式 11 INTEL MCU

ＢＷ：外部ＨＯＳＴ接口总线宽度设定端，接低时，ＨＯＳＴ接口适应１６ｂｉｔｓ；接高时，ＨＯＳＴ接口适应８ｂｉｔｓ宽度。

ＨＤ[１５:０]：外部ＨＯＳＴ接口数据总线。

ＨＡ[４:０]：外部ＨＯＳＴ接口地址总线。

ＮＣＳ：ＩＭＥ６４００的片选信号端，低有效。

ＡＤＳ：外部ＨＯＳＴ地址选通信号，低有效。

ＮＲＤ：外部ＨＯＳＴ数据读选通信号，低有效。

ＮＷＲ：外部ＨＯＳＴ数据写选通信号端，低有效。

ＦＲＤ：外部ＨＯＳＴ数据快速读选通信号端，低有效。

ＵＳＥＯＣＫ：用于指示外部ＨＯＳＴ接口使用的时钟源。该脚接低时，表示使用内部时钟，接高时，则表示用外部时钟。

ＨＣＬＫ：外部ＨＯＳＴ接口时钟输出端。

ＮＦＵＬＬ：Ｂｉｔ 流ＦＩＦＯ状态信号端。当ＦＩＦＯ是Ｈａｌｆ－ｆｕｌｌ或者Ｆｕｌｌ时，此引脚输出高电平。

ＲＥＡＤＹ：当接口模式是同步模式时，此引脚可用来指示数据准备状态。

３．６ 音频编解码引脚

这个接口引脚的功能如下：

ＣＣＬＫ：音频编解码时钟信号输入端。ＩＭＥ６４００支持音频的采样速率为３２、４４．１和４８ｋＨｚ，为了支持不同的采样率，输入的时钟也应当不同。当ＣＣＬＫ输入１２．２８８０ＭＨｚ时钟时，系统将支持３２ｋＨｚ或者８ｋＨｚ的采样频率；而当ＣＣＬＫ输入１１．２８９６ＭＨｚ时，则支持４４．１ｋＨｚ的采样频率。

ＳＤＡＴＡ：串行音频数据线输入端。

ＳＣＬＫ：串行音频时钟信号输出端。

ＩＲＣＫ：左－右时钟信号输出端。

３．７ 其它引脚功能描述

ＣＰＵＴＥＳＴ：内部ＣＰＵ测试端，高有效。

ＰＬＬＴＥＳＴ：内部锁相环测试端，高有效。

ＦＵＮＴＥＳＴ：芯片

功能测试端，高有效。

ＤＩＶ３４：ＳＤＲＡＭ的时钟模式选择端。接低时，表示ＳＤＲＡＭ的时钟频率为芯片主时钟ＭＣＬＫ的３倍；接高则表示ＳＤＲＡＭ的时钟频率为ＭＣＬＫ的４倍。

４ 嵌入式监控系统设计

通过对ＩＭＥ６４００的研究，笔者设计了一个嵌入式监控系统，图１是该监控系统的设计框图。图中，音频、视频信号分别进行Ａ／Ｄ采样后，其数据将输入ＩＭＥ６４００以进行ＭＰＥＧ４压缩编码，编码后的压缩视频流通过ＨＯＳＴ接口被嵌入式ＣＰＵ读取，随后即可存储到硬盘或者通过网络存储到其它载体之中。

４．１ 音频接口的设计

本设计中，音频Ａ／Ｄ采样选用ＴＥＸＡＳ公司的ＰＣＭ１８０１，它是一个５Ｖ供电的双声道ＡＤＣ。输入的时钟为１１．２８９６ＭＨｚ，可适应４４．１Ｋｂｉｔｓ的采样。ＰＣＭ１８０１与ＩＭＥ６４００的连接方式如图２所示。

４．２ 视频接口及Ｉ２Ｃ接口的设计

视频Ａ／Ｄ选用ＲＯＣＫＷＥＬＬ公司的ＢＴ８２９Ｂ。它可以输出ＣＣＩＲ－６０１接口的数字视频。ＢＴ８２９Ｂ有两组时钟输入，如果只用其解码ＰＡＬ制式的视频信号，应把时钟输入到ＸＴ０Ｉ，并把ＸＴ１Ｉ接低。ＢＴ８２９Ｂ可作为Ｉ２Ｃ的从设备与ＩＭＥ６４００的Ｉ２Ｃ接口进行连接，这样ＩＭＥ６４００可以完成对ＢＴ８２９的管理。其视频接口连接方式如图３所示。

４．３ ＨＯＳＴ接口的设计

ＩＭＥ６４００的外部ＨＯＳＴ接口主要用来传输编码后的数据流。四种外部ＨＯＳＴ接口的模式可由ＭＯＤＥ管脚来决定。本设计选用的模式为同步Ｂｕｒｓｔ 模式１，对应于ＭＯＤＥ１：０ ｐｉｎ ＝ ２＇ ｂ ０１。即对应ＭＰＣ８５０／８６０的情况。

嵌入式ＣＰＵ可选用ＭＯＴＯＲＡＬＡ公司的ＭＰＣ８５０。ＨＯＳＴ接口时钟可以由ＭＣＬＫ或者ＦＲＤ来提供，其值则可由ＵＳＥＯＣＫ的值来决定。本设计中，由于ＵＳＥＯＣＫ为１，因此，ＦＲＤ被用作内部的时钟源。这个２７ＭＨｚ的时钟源可由主控板提供。ＨＯＳＴ接口的连接方式如图４所示。

ＭＰＣ８５０从ＨＯＳＴ接口读取压缩数据采用Ｂｕｒｓｔ方式，ＩＭＥ６４００的ＮＦＵＬＬ信号直接输入到ＭＰＣ８５０的 ＩＲＱ。Ｂｕｒｓｔ可编程设定，并且只是用在读取压缩数据时，最大的Ｂｕｒｓｔ长度为２５６个字节，即一次操作可以读取２５６个字节，由此可见，该设计可大大提高读取速度。

４．４ ＳＤＲＡＭ接口的设计

为了压缩视频和音频数据以及存储编码流，一般都需要用外部的ＳＤＲＡＭ。其大小与要压缩的图像大小和模式有关。本设计选用的ＳＤＲＡＭ大小为２ＭＢ×３２。ＩＭＥ６４００最大可以访问２Ｇｂｉｔｓ的外部ＳＤＲＡＭ。目前本设计选用的地址大小为１１行８列。

ＳＤＲＡＭ的时钟是三倍或者四倍的ＭＣＬＫ时钟，可由ＤＩＶ３４的值决定。本设计中，ＭＣＬＫ时钟是２７ＭＨｚ，选三倍ＭＣＬＫ时钟时，ＳＤＲＡＭ的时钟为２７×３＝８１ＭＨｚ。ＳＤＲＡＭ选用Ｋ４６４３２３２Ｅ。其连接方式如图５所示。

４．５ ＲＯＭ接口的设计

如果用内部引导ＲＯＭ，ＩＭＥ６４００不需要外部ＲＯＭ，但在外部引导模式，则需要一个ＲＯＭ接口。外部的ＲＯＭ最大可达４ＭＢ。本设计中，ＥＸＴＢＯＯＴ选用跳线方式来控制用外部还是内部ＲＯＭ来引导。本设计中的外部ＲＯＭ选用２８Ｃ２５６，这是一款２５６ｋＢ（３２ＫＢ×８）并采用５Ｖ供电的存储器件。ＭＣＬＫ的２７ＭＨｚ时钟由主控板提供。

ＩＭＥ６４００对于ＦＩＲＭＷＡＲＥ的下载有２种方式，可通过管脚Ｐ２３６（ＥＸＴＢＯＯＴ）上的跳线开关来选择，该跳线开关为高电平时选择外部２８Ｃ２５６启动，低电平时选择从ＭＰＣ８５０启动。

５ 该监控系统的优点

应用ＩＭＥ６４００硬件设计的ＭＰＥＧ４压缩和嵌入式系统可以使监控系统的性能大大提高，主要表现在：

(１)录像和预览同样清晰，图像格式均

可以实现Ｄ１，全动态码率最大可控制在２００ＭＢ／小时。

(２)压缩速度更快，实时流播放时无滞后延迟。最小延迟可以小于１秒。

(３)压缩数据的读取可以采用Ｂｕｒｓｔ方式，从而提高了读取速度，同时也为嵌入式ＣＰＵ的采用创造了条件。

６　结束语

本文通过对ＩＭＥ６４００芯片的分析，提供了一种ＭＰＥＧ４的实时音、视频压缩技术方案。并针对商业用途设计了一种嵌入式ＭＰＥＧ４视频监控系统。

瑞达币购买

桂山秋竹_唐年桂2023年

桂北云雾图_唐年桂202